诚信为本   客户至上

H O N E S T Y A N D C U S T O M E R F I R S T

半导体设备及耗材行业研究框架

首页    新闻资讯    半导体设备及耗材行业研究框架

半导体设备及耗材行业研究框架

2020年7月姜昱

 

 

基本研究思路:半导体行业从工艺流程上讲解,依次为设计、制造、封装,检测贯穿于以上三个环节,设计环节主要是“智力劳动”及少量检测设备,制造及封装环节涉及到大量的专业设备及各类耗材。从企业的核心竞争力上讲,设计公司的核心竞争力是应用场景,分析中的首要任务是明确该设计公司所设计芯片的应用场景定位,以及该场景的未来潜力(5G、新能车)。制造/封装/检测公司生产各类的设备和耗材,研究过程应首先明确各类设备和耗材的工作原理及技术参数,并与国内外竞争者对比,在对比中发掘公司的优势和不足,业绩则很大程度上取决于技术水平。

 

一、全球及中国半导体设备行业发展趋势

(一)全球及中国半导体设备行业的市场规模及周期

半导体设备行业全球每年投资为550亿—650亿美元,中国半导体设备投资占全球的20%—25%,较2017年、2018年持续提高。中国的半导体行业固定资产的投资速度明显高于全球说明,这对中国本土的半导体设备企业是巨大利好,加快设备技术革新也非常迫切。

表1:全球及中国半导体设备规模及增长情况

 

                 

数据来源:蛋疼摘抄整理

 

半导体设备行业下游客户是晶圆代工厂,需求源于晶圆代工厂的固定资产投资,具有明显的周期性。经分析全球主要半导体设备商及全球主要晶圆代工厂表明,目前全球设备行业处于扩张期。主要表现为:(1)全球5大半导体设备供应商销售额从2019年Q3开始触底反弹;(2)台积电、联电等晶圆代工厂资本开支从2019年持续增加。

 

图2:海外半导体设备龙头营业收入增速统计图

 

资料来源:某券商报告

 

图3:晶圆代工企业资本开支(百万美元)

资料来源:某券商报告

 

(二)半导体设备细分行业市场规模

半导体制造涉及刻蚀机、光刻、薄膜沉积(物理沉积、化学沉积)、过程控制、表面处理、涂胶去胶、热处理、离子注入、抛光等环节。其中,光刻、刻蚀、薄膜沉积、过程控制占据了70%以上的市场规模,这也给我们指出了未来投资的主要方向。

从集中度上看,全球前5大半导体设备供应商阿斯麦(ASML)、拉姆研究(LRCX)、科磊半导体(KLAC)、美国应用材料(AMAT)、东京电子(TEL)占据了全球半球半导体市场69%的份额。在刻蚀、光刻、涂胶去胶、薄膜沉积4大领域CR5均超过70%,说明以上环节技术含量较高,若国内企业在以上环节有所突破,应重点关注。

 

表4:全球半导体设备细分行业集中度

 

资料来源:蛋疼摘抄整理

 

(三)中国半导体设备总规模及细分市场规模

2020~2022年国内的晶圆厂商总投资金额约1500、1400、1200亿元,其中内资晶圆厂商投资金额约1000、1200、1100亿元。2020~2022年国内的晶圆厂商投资额将是历史上最高的三年,且未来还有新增项目的可能。可见,未来中国国内的晶圆厂商投资处于上升期,且国有投资占比越来越高,这对国产半导体设备是非常明显的利好。

半导体行业固定资产投资中,20%—30%将用于厂房建设,70%—80%将用于设备投资。厂房建设中包括设计、土建实施、洁净室分工,设备投资涉及硅片制造、晶圆加工、封装测试。考虑厂房投资之后,前5大投资占比分别为:薄膜沉积设备、光刻设备、刻蚀设备、检测设备、洁净室设备。

 

表5:半导体设备在晶圆厂商投资占比

 

资料来源:蛋疼摘抄整理

 

将2020年—2022年中国半导体行业固定资产投资分解到各细分设备行业,可得未来3年每个细分行业的市场规模。

 

表6:半导体设备行业细分市场规模

 

资料来源:蛋疼摘抄整理

 

二、半导体设备及耗材行业竞争分析

 

(一)半导体设备及耗材主要市场参与者

 

资料来源:蛋疼摘抄整理

 

根据半导体制造工艺流程,中国大陆企业基本都有布局,但整体水平距国际头部厂商差距较大。具体领域中,清洗、抛光、封装环节因技术难度较低,所以国产替代的进程率先从该部分发起,而光刻机、刻蚀机、过程控制等技术难度较大的领域,国内水平与国际先进水平项目相差2代—3代甚至空白,未来研究要重点跟踪重点企业在关键技术上的突破,相信这些企业在股价表现上有不俗的表现。

占据赛道最多的公司:北方华创。北方华创占据半导体设备中的4个关键赛道,在刻蚀设备、PVD/CVD设备、氧化/扩散设备、清洗设备等多个关键领域取得技术突破,打破了国外巨头垄断,在半导体设备领域获得广泛应用,成为国内主流半导体设备供应商。

国内蚀刻设备技术水平最高的公司:中微公司。“中微公司”占据了薄膜沉积和刻蚀两个关键赛道,尤其是其CCP、ICP和“硅刻蚀”设备技术比肩国际龙头,已被广泛应用于国际一线客户65纳米到5纳米工艺,18年下半年氮化镓基LED MOCVD设备全球的市场占有率超过6成。但需要注意的是,评价刻蚀设备水平高低有两个关键指标,一个是蚀刻的“最小宽度”,另一个是蚀刻的“最大深度”即“选择比”。中微电子刻蚀机虽然已经达到了5nm,但是在选择比方面较国际先进水平依然差距较大。

上市公司中唯一布局光刻设备的企业:“芯微源”。“芯微源”的产品包括光刻工序涂胶显影设备(涂胶/显影机、喷胶机)和单片式湿法设备(清洗机、去胶机、湿法刻蚀机)两大板块,是国内集成电路工艺设备企业中唯一定位于涂胶显影设备的厂商。

A股检测三巨头:精测电子、华峰检测、长川科技。精测电子主要布局了前道的测量设备和后道检测设备,并在中标长江存储。华峰检测布局在前道、后道测试机领域,后道测试份额国内最大。长川科技主要布局在后道测试机,同时也是国内少数在探针台布局的上市公司。

离子注入细分领域的种子选手:万业企业。目前公司离子注入机主要用于光伏行业,但国内仅有万业企业旗下的“凯世通”和北京中科信电子装备有限公司具备离子注入机的研发和制造能力,后续应重点关注。

国内封装三大服务商:长电科技、“通富微电”、华天科技。其中长点科技在各细分封测技术均具备相当的能力,如下表。

 

资料来源:某券商报告

 

两大晶圆制造企业:沪硅产业和中环股份。沪硅产业是中国大陆率先实现300mm半导体硅片规模化销售的企业。而中环股份的300mm也已经对外销售。

至纯科技:公司为下游企业提供整体解决方案的业务,属于特定行业的系统集成业务,是制造业企业新建厂房和生产线的固定资产投资的重要组成部分。公司也生产清洗设备。但是纵观公司主要业务科技含量低于行业平均水平。

(二)半导体设备细分赛道技术研究

1、涂胶显影行业

(1)设备分类

涂胶显影设备包括涂胶机喷胶机显影机。涂胶/显影机作为光刻机曝光前光刻胶涂覆和曝光后图形的显影,主要通过机械手使晶圆在各系统之间传输和处理,从而完成晶圆的光刻胶涂覆、固化、显影、坚膜等工艺过程。喷胶机是一种能覆盖不规则表面晶圆的光刻胶涂覆设备,可以有效、均匀的涂覆带有沟槽的晶片表面。去胶机用于曝光后清除光刻胶。

(2)重要技术指标(芯微源)

 

光刻公司涂胶显影设备行业通用评价标准主要是:①产能、②平均故障间隔时间、③胶膜涂敷均匀性、④显影精细度、⑤热板温度均匀性、⑥工艺实用性等。国内企业在前道的技术差距比后道的技术差距大。在前道领域,国内的产品系列没有国外产品系列完整(PI、Barc、SOC、SOD、I-line、KrF、KrFi、ArF、ArFi)。

 

(二)薄膜沉积设备

半导体制造中的薄膜沉积是指任何在硅片衬底上沉积一层膜的工艺,这层膜可以是导体、绝缘物质或者半导体材料。薄膜沉积有化学和物理工艺之分,具体而言可分为化学气相沉积(CVD)、物理气相沉积(PVD)、其他沉积(3%)三大类。

1、化学气相沉积分类

 

表10:CVD分类一览表

 

资料来源:某券商报告

 

(1)常压CVD(APCVD):常压CVD(APCVD)发生在常压下,反应器设计能够相对简单,沉积速度相对较高。

(2)低压CVD(LPCVD):与常压CVD(APCVD)相比,低压CVD(LPCVD)系统有更低的成本、更高的产量及更好的膜性能,且具有优良的台阶覆盖能力,因此应用更为广泛。

(3)等离子体增强CVD(PECVD):使用等离子体能量来产生并维持CVD反应。PECVD的系统反应压强和LPCVD的系统反应压强是可以比拟的,因此PECVD紧随LPCVD的发展而发展。不同的是,PECVD的反应温度远远低于LPCVD的反应温度。

(4)高密度等离子体CVD(HDPCVD):HDPCVD是指等离子体在低压下以高密度混合气体的形式直接接触到反应腔中硅片的表面,它的主要优点是可以在300~400℃较低的沉积温度下,制备出能够填充高深宽比间隙的膜。

(5)原子层沉积(ALD):原子层沉积(ALD)以基本的CVD方法为基础,使用脉冲调制技术,用清除气体将每种反应剂分离,分阶段地生长薄膜。

2、物理气相沉积分类

物理气相淀积(PVD)的主要形式是溅射,主要是物理过程而非化学过程。

3、电镀

电镀主要用于铜的金属化。电镀过程中,金属铜离子在硅片表面阴极被还原成金属铜原子,同时在铜阳极发生氧化反应。

4、外延

(1)气相外延(VPE):是硅片制造中最常用的硅外延方法,属于CVD的范畴,在温度为800~1150℃的硅片表面通过含有所需化学物质的气体化合物,就可以实现气相外延。

(2)金属有机CVD(MOCVD)

可以指沉积金属以及氧化物的多晶或无定型膜,属于VPE的一种,它被用来沉积化合物半导体外延层,主要用于激光器、发光二极管以及光电集成电路。相比于其他技术,MOCVD具有一系列无可比拟的优点:(1)可生长绝大多数化合物及合金半导体;(2)生长过程易于控制;(3)可获得纯度极高的半导体材料;(4)适用于生长异质结构材料;(5)其成本满足大规模生产要求。在Mini LED、Micro LED和UV LED制造中,MOCVD成为推动工艺发展的关键设备。

(3)分子束外延(MBE):是用来淀积砷化镓外延层,并达到原子分辨率的一种主要方法。也被用来在硅片衬底上沉淀硅,并控制外延层厚度和掺杂的均匀性。MBE需要高真空条件,反应温度为500~900℃。

(三)刻蚀设备

1、刻蚀的分类

刻蚀可分为湿法刻蚀和干法刻蚀,干法刻蚀为当前主流。干法刻蚀通过等离子气体与硅片发生物理或化学反应的方式将表面材料去除,由于具有良好的各向异性和工艺可控性。

干法刻蚀分为物理刻蚀和化学刻蚀。等离子刻蚀兼具化学和物理双重性质,应用最广,分为CCP(电容性等离子体刻蚀)和ICP(电感性等离子体刻蚀)。电容性等离子体刻蚀主要是以高能离子在较硬的介质材料上,刻蚀高深宽比的深孔、深沟等微观结构;而电感性等离子体刻蚀主要是以较低的离子能量和极均匀的离子浓度刻蚀较软的和较薄的材料。

刻蚀与薄膜沉积结合:多重掩膜技术推动先进工艺发展。刻蚀设备和薄膜沉积设备有望正成为更关键且投资占比最高的设备。

2、刻蚀工艺的技术路径

(1)等离子刻蚀技术路径

刻蚀工艺经历了3代的发展。第一代:桶式与平行板式——精确度不够,高能粒子轰击可能引起器件损伤。第二代:RIE/CCP和ME-RIE/CCP——等离子体密度增大,精确度提升。但采用电容耦合形成的等离子体单个能量较高,对材料表面物理伤害大。第三代:ICP和HDP/TCP,低轰击能量、高密度等离子体,同时兼顾刻蚀速率和“高选择比”。

(2)“极高深宽比刻蚀”与“硬掩膜层刻蚀”在存储器芯片中的应用

2D-NAND主要依托光刻技术实现光刻等比例缩放存储器单元的尺寸。为了维持目前的成本缩减速度,工业界转用3D技术在单一硅片上堆纵向叠闪存芯片,对于3DNAND来说,挑战从光刻转移到薄膜淀积和刻蚀技术。从刻蚀角度来说,主要难点包括“硬掩膜版刻蚀”、“极高深宽比刻蚀”和“阶梯刻蚀”。

①“硬掩膜版刻蚀”将光刻胶图案转移到硬掩膜版上,并进行HAR刻蚀前的开孔。

 

②极高深宽比(HAR)刻蚀是3DNAND制作中最难的一步。

 

③阶梯刻蚀是将存储单元连接到器件底部的关键步骤,涉及多次刻蚀的重复。

 

(3)逻辑芯片——大马士革技术解决先进制程中铜互连问题

在铜作为金属互连材料之前,一般是通过对铝进行一般的干法刻蚀完成互连,然而铜是一种稳定金属,在与刻蚀气体反应时不会产生挥发性的副产品,因此不能像铝那样使用干法刻蚀工艺直接刻蚀铜,以形成金属互连线图形。目前业界采用的解决方案是由IBM在1997年研发成功的大马士革工艺。

大马士革工艺具体步骤:各向异性刻蚀来刻蚀层间电介质层→沉积一层薄的阻挡金属膜,电镀Cu层(填满整个氧化硅凹槽)→机械抛光去除多余的Cu→沉积一层刻蚀停止层和电介质层→各向异性刻蚀来刻蚀层间电介质层,电镀Cu→CMP抛光多余的Cu。

 

(四)封装

1、封装的技术路线

(1)第1代封装方式:wire bond(俗称,打线),该封装工艺主要通过金属细线链接pad和基板。

 

(2)第1.5代封装:CSP

wire bond中,有一个很大的问题,就是最终出来的芯片比实际的芯片要大很多,因为lead frame和芯片之间是有距离的。为了解决这个问题,人们发明了CSP封装技术。它的思想很简单,就是去掉lead frame,用一块基板代替。

 

(3)第二代封装技术:Flip Chip(倒装封装)

重新布局芯片pad的位置,利用和芯片制造中相同的后段技术,将边缘部位的pad,安排到芯片中央来。这样重新分配pad布局的过程叫做RDL(re-distribution layer),准确的说它是指连接新pad和旧pad的这一层,但是大家在使用的时候,就不再区分,直接把这个过程叫做RDL。

在球形pad形成之前,整个wafer还没有被切割,所以这些都是批量操作,成本特别低。这些操作完成后再进行晶圆级别的测试。也正是因为bump过程是在wafer上制作的,所以大家都把它叫做WLCSP(wafer level CSP)。

 

 

(3)第三代封装技术:InFO、HBM、CoWos

①Fan In和 Fan Out方式封装

因为Flip Chip的封装方式是将所有的pin脚都集中在一颗芯片的下方,所以我们把这种方式另外取一个名字,叫做Fan In方式的封装,又叫扇入型封装方式。fanout就是刚好反过来。它是把引脚的焊接点引到芯片的外部,如下图。这样的话,即使芯片的pin角增多,也不会带来上面的困扰。

 

 

②integrated Fan-out 封装方式

即多个芯片集成封装。就是将多个芯片放在一起封装。将这两种技术合成在一起就是InFO封装方式。

Multi InFO工艺运用了芯片制作里面的金属层布线的原理,在基板里面布线,然后将需要的连接在基板就完成,最后在基板的底部连接处焊接球。这样就可以达到,既可以将多个芯片封装在一起,也可以应付pin脚多的情况。

 

InFO-PoP结构中两个芯片是垂直放置,现在这种封装技术只是使用在高端芯片中,比如苹果的A12等。台积电封装业务的很大一部分盈利都是靠InFO来的。

 

 

 

③CoWos(Chip-on-Wafer-on-Substrate)

一种将芯片和硅片(基底)集成在一起的封装方式。这种封装方式只有台积电能做,而且是高度商业机密,技术不外露。台积电的2.5D封装技术把芯片封装到bai硅载片上,并使用硅载片上的高密度走线进行互联。CoWoS针对高端市场,连线数量和封装尺寸都比较大。InFO针对性价比市场,封装尺寸较小,连线数量也比较少。

2020-07-25
浏览量:0